退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:基于门级延迟插入的半同步电路时钟周期最小化
Tomoyuki Yoda; Atsushi Takahashi; Yoji Kajitani;
机译:延迟插入的半同步电路时钟周期最小化方法
机译:一种计算包含多时钟周期路径的半同步电路的最小时钟周期的算法
机译:半同步电路的延迟变化容忍时钟调度
机译:通过门级延迟插入使半同步电路的时钟周期最小化
机译:时钟逻辑自动映射到准延迟不敏感电路。
机译:NEMO / NLK磷酸化时期启动时延时磷酸化电路可设置昼夜钟表速度
机译:全同步框架时钟周期改进延迟插入的最小化
机译:三维集成电路的时钟树插入与验证
机译:利用预定的可实现时序的时钟插入延迟来设计集成电路的方法和集成电路设计工具
机译:集成电路的设计方法,其中包括预定的定时可恢复时钟插入延迟和集成电路设计工具
机译:集成电路中时钟偏移和时钟相位延迟的最小化
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。